SPI

Nel modulo MSSP dei PIC è previsto un pin SS, ma esso funziona come chip select del modulo stesso esclusivamente quando questo è programmato per operare come Slave. Nel caso in cui il microcontroller operi come Master, il chip select dello Slave dovrà essere ricavato da una delle linee di I/O disponibili

E, come accennato prima, è necessario osservare la polarità del chip select richiesto dalla periferica collegata, dato che generalmente si fa conto su CS/SS valido a livello basso, ma può capitare anche l'opposto.

Ad esempio, l' RTC DS1302 di Maxim è un simil-SPI a tre fili con una linea bi-direzionale chiamata semplicemente I/O. E' un esempio di periferica con il chip select (CE) valido a livello alto; tutte le linee di comunicazione sono pull down all' interno dell' integrato. Inoltre, nelle operazioni sulla RAM integrata, può scambiare dati in burst.

Quindi, di nuovo, si richiama la necessità di verificare con cura quali segnali sono necessari per la periferica che si è scelta, dato che SPI è uno standard molto lasco e, al di fuori dell' ambiente Motorola, ha dato origine a una quantità notevole di dispositivi con caratteristiche molto varie.

Un ulteriore risparmio di conduttori è possibile se non si utilizza il segnale di selezione della periferica SS.

Il segnale di selezione dello Slave può essere omesso se il Master accede ad una sola periferica, che sarà sempre attiva ponendo il suo chip select al livello adeguato (solitamente basso, ma può anche essere l' opposto). La selezione va utilizzata anche in questo caso se, in condizioni di non-selezione, la periferica va in basso consumo ed è necessario minimizzare l' energia impegnata.  La selezione della periferica diventa necessaria se il Master ne controlla diverse.

Come regola generale, il segnale di CS dovrebbe essere sempre usato in quanto in varie periferiche ha funzione di ripristinare lo Slave in modo da essere pronto a ricevere il prossimo dato.

Con questo si intende che il chip select non solo attiva la periferica, ma solitamente ha anche funzione di resettare i contatori degli shift register, riallineando i registri inteni per ricevere correttamente i prossimi dati.

Multi Slave

Quanto detto è valido nel caso di un semplice sistema Master-Slave, che, peraltro, è una delle situazioni più comuni. Ma SPI ammette anche un "bus" con più Slave. 
In questo caso sono possibili due tipi di connessione:

	Una prima possibilità, di uso generale, è quella di prevedere una distribuzione in parallelo dei segnali SDI e SDO. Il Master comanda tante linee di chip select quante sono le periferiche. In sostanza, si tratta di utilizzare pin di I/O del microcontroller, comandandoli in modo da abilitare una sola periferica per volta. Questo sistema consente di collegare tante periferiche quanti sono i chip select disponibili, il che può limitare le possibilità di espansione in microcontroller con un basso numero di pin. In genere, però, non si tratta di un grosso problema dato che è raro che in solo Master comandi un gran numero di Slave, vista anche la necessità di limitare a lunghezze ragionevoli i conduttori del bus per consentire i transfer rate elevati che offre la connessione SPI.
Il vantaggio principale di questa configurazione è che ogni periferica, essendo abilitata separatamente, potrà disporre di una gestione propria.   Sono così mescolabili periferiche con, ad esempio, chip set validi alti e bassi o con lunghezza di dati differente e modi di clock diversi: le periferiche non selezionate saranno disabilitate e indifferenti ai segnali sui pin, che si troveranno in 3-state, quindi con carichi ad alta impedenza che non influenzano il bus, permettendo al Master di configurarsi diversamente per ognuna di esse.. Problemi, però,  possono insorgere in quanto il protocollo originale SPI di Motorola si aspetta che tutti i dispositivi Slave utilizzino uscite MISO/DOUT 3-state, ma alcune periferiche non hanno uscite 3-state, dato che prevedono una connessione in daisy chain (vedi sotto). Questa architettura, rispetto alla precedente, riduce il numero dei pin usati dal microcontrollore, perché solo una linea CS è necessaria. Poiché DOUT di ogni dispositivo è destinato a guidare il pin DIN di un altro, deve rimanere attivo. Se l'output DOUT è andato ad alta impedenza, l'input DIN di un dispositivo di daisy chain successivo non riceverebbe il dato circolante, bloccando il loop.
	Il diagramma  a lato presenta la soluzione con le periferiche in daisy chain. I dati in uscita dal master sono inviati nella prima periferica, la cui uscita SDO è concatenata con l' ingresso della successiva e così via, fino all' ultima la cui uscita richiude l' anello sullo SDI del Master. In questo caso, dato che tutte le periferiche devo essere attive per passarsi i dati nella catena, è necessario un solo segnale di chip select. Questo collegamento non è possibile con tutti i tipi di periferiche, che devono avere la stessa modalità di funzionamento e la stessa polarità di chip select.

Questa soluzione è molto meno elegante di quella possibili con il bus I²C che seleziona le periferiche con indirizzi, ma, in alcuni casi, risolve con semplicità il problema di comandare più periferiche uguali, come ad esempio espansioni di I/O realizzate con catene di registri SIPO oppure di display controller.

SPI non descrive un modo specifico per implementare sistemi multi-Master, che, vista l' assenza di un protocollo di gestione della priorità sul bus, non è di facile soluzione. Però alcuni dispositivi SPI possono sostenere ulteriori segnali che rendono tali implementazioni possibili, così che, con un software opportuno, sarebbero realizzabili sistemi del genere. Tuttavia, c'è da dire che nella pratica situazioni multi- Master non sono comuni e, vista la loro non semplice realizzazione, nel caso in cui questo sia necessario, sarà più opportuno rivolgersi a standard che prevedono questa possibilità, come I2C.

Trasmissione dati in SPI

La trasmissione vera e propria avviene posizionando il bit da trasmettere sulla linea SDO e sincronizzandolo con un impulso di clock sulla linea SCK. 

Una sessione di comunicazione si svolge in questo semplice modo:

1. il Master che seleziona lo Slave con cui vuole comunicare attraverso la linea SS. Solitamente i chip select sono a livello basso, ma è opportuno verificare questo, dato che alcune periferiche (ad esempio RTC) possono avere un chip select attivo a livello alto.
2. Dopo questo, solitamente si posiziona una breve attesa per la stabilizzazione o una attesa più lunga a seconda di quanto la periferica necessita per attivarsi.
3. Ora il Master genera il clock massimo che la periferica e la connessione fisica possono supportare e inizia l' invio dei dati, ponendo sul bus per primo il bit più significativo (MSB)
4. Durante l' emissione del clock, se esiste una connessione ad anello, il Master invia dati sulla linea MOSI e riceve quelli dalla periferica sulla linea MISO
5. Quando il clock viene sospeso, anche la trasmissione ha termine. Il Master rimuove il chip select della periferica, disabilitandola

Si tratta quindi, come abbiamo detto, di un sistema seriale sincrono, ma nel quale, a differenza di altri, la precisione del clock non è fondamentale, dato che solamente un elemento del bus, il Master, lo genera e tutti gli Slave si sincronizzano con questo. 
Teoricamente, quindi, il clock può assumere qualsiasi valore o anche cambiare durante la trasmissione oppure essere sospeso, fermando la trasmissione stessa che riprende al momento del riavvio del clock. Tra l' altro, in un sistema multi-Slave non in daisy chain il Master può utilizzare clock diversi per ogni Slave, sfruttando quindi al massimo le loro possibilità.

La soluzione SPI è poco costosa in quanto, appunto, gli Slave non richiedono generatore di clock, ma neppure logiche complesse per la gestione del protocollo, che è semplice, perchè basato sostanzialmente su un registro di spostamento (shift register) del genere PISO (Parallel In-Serial Out) nell' unità che trasmette e un SIPO (Serial In Parallel Out) in quella che riceve.

Un sistema sincrono, in questo senso, è migliore di uno asincrono, come ad esempio RS-232, dove il clock determina la lunghezza degli impulsi dei dati e deve quindi essere molto preciso, richiedendo un oscillatore a quarzo ad entrambe le estremità della connessione. In SPI non serve questa precisione ed è adeguato anche un economico oscillatore RC. Così una comunicazione SPI emulata in software può essere interrotta da chiamate interrupt di altre periferiche senza pregiudicare i dati.

Abbiamo accennato che SPI è uno standard poco costrittivo e lascia molta autonomia ai progettisti di dispositivi, con il risultato che, in pratica, sono possibili varie combinazioni rispetto allo stato della linea di clock a riposo (idle) ed al fronte attivo su cui sincronizzare il dato. Un paio di parametri chiamati polarità clock (CPOL o CKP) e la fase del clock (CPHA o CKE) determinano i fronti del segnale di clock su cui sono sincronizzati e campionati i dati, oltre allo stato inattivo della linea del clock.
Ciascuno dei due parametri ha due stati possibili, il che dà origine a 4 combinazioni possibili, che sono tutte incompatibili tra di loro. Quindi una comunicazione SPI deve avere Master e Slave che impiegano lo stesso modo; se gli Slave hanno modi diversi, il Master dovrà modificare in diverse configurazioni per ognuno degli Slave.

I 4 modi sono identificati con un numero o una coppia di numeri.

Per CPOL = 0 il livello idle del clock è zero 

• per CPHA = 0, vengono acquisiti i dati sul fronte di salita del clock (transizione low→high) e dati sono inviati sul fronte di discesa (transizione high→low). 
  Per CPHA = 1, vengono acquisiti i dati sul fronte di discesa e dati vengono emessi su quello di salita. 

Per CPOL = 1 il livello idle del clock è uno (inverso del precedente CPOL = 0) 

• per CPHA = 0, vengono acquisiti i dati sul fronte di discesa e dati vengono propagati fronte di salita. 
  Per CPHA = 1, vengono acquisiti i dati fronte di salita e dati vengono emessi sul fronte di discesa. 

Cioè, CPHA = 0 significa campionamento (sample) sul fronte iniziale di commutazione del clock, mentre CPHA = 1 significa campionamento sul fronte finale del clock.
Da notare che, con CPHA = 0, i dati devono essere stabili per mezzo ciclo prima del primo ciclo di clock. 
Per tutte le modalità di CPOL e CPHA, il valore iniziale del clock deve essere stabile prima che la linea del chip select sia attiva. 

I segnali MOSI e MISO sono solitamente stabili (nei loro punti di ricezione) per metà ciclo fino al prossimo impulso di clock. Dispositivi di master e slave SPI possono effetuare campionamenti anche in altri punti: questo aggiunge più flessibilità per il canale di comunicazione tra master e slave. 

Alcuni componenti utilizzano convenzioni diverse di denominazione: ad esempio, il TI MSP430 utilizza il nome UCCKPL invece di CPOL e la sua UCCKPH è l'inverso del CPHA. 
Per i PIC CPOL è CKP (ClocK Polarity) e CPHA è CKE (ClocK Edge).

SPI Mode	Clock idle	Clock edge	Note
0 - 0,0	0	0	Clock idle basso, sample sul fronte di salita
1 - 0,1	0	1	Clock idle basso, sample sul fronte di discesa
2 - 1,0	1	0	Clock idle basso, sample sul fronte di discesa
3 - 1,1	1	1	Clock idle basso, sample sul fronte di salita

I modi di uso più comune sono 0,0 e 1,1. Quando si collegano due chip insieme, occorre esaminare attentamente i valori di inizializzazione di fase del clock per essere sicuri di utilizzare le impostazioni corrette.

Questa situazione da origine all' impossibilità di collegare in daisy chain Slave che abbiamo modi diversi: nel concatenamento di Slave tutti dovranno poter operare nello steso modo. 
Nel caso invece di connessione parallela, il Master si potrà configurare in un modo per colloquiare con il primo Slave e in un altro modo per il secondo e così via; questo non comporta problemi agli Slave perchè solo per volta uno viene attivato dal chip select relativo.

Nel diagramma a lato le relazioni temporali tra dati e clock, intesi con il dispositivo selezionato con SS a livello basso. Osserviamo che la trasmissione avviene inviando per primo il bit più significativo (MSB - bit 7 di un byte) e per ultimo quello meno significativo (LSB - bit 0).

SPI non ha un meccanismo di riconoscimento per confermare la ricezione di dati, dato che non ha un protocollo di comunicazione particolare; così il master SPI non è in grado di rilevare se lo Slave chiamato è efficiente, a meno di leggere un dato in risposta sulla linea SDO.

Inoltre SPI non offre alcun controllo di flusso, dato che non ha segnali, nè modi di handshake; dove questo sia necessario, occorre implementare qualcosa di esterno allo standard. 

Gli Slave possono essere pensati come input / output del Master e SPI non specifica un particolare protocollo di livello superiore, come nel caso di presenza di più Master e della conseguente necessità di arbitraggio del bus. Il colloquio su SPI, anche se sono presenti più Slave, è sempre inteso per una singola coppia Master-Slave. E, in generale, un protocollo di livello superiore non è necessario, poichè che solo i dati grezzi vengono scambiati. In altre applicazioni dove sia richiesto un protocollo di livello superiore, sarà necessario implementarlo al di fuori dello standard.

Connessioni SPI

Come ultima considerazione, va detto che, se, ad esempio, RS-232 è stato pensato per collegare dispositivi esterni al sistema, SPI è pensato essenzialmente per connessioni tra componenti sullo stesso circuito stampato o, al massimo, nella stessa apparecchiatura, quindi su distanze limitate a centimetri o decine di centimetri: lo standard di SPI infatti non prevede particolari connettori o cavi o terminazioni.
E' ovvio che dalla lunghezza e dalla qualità delle connessioni tra Master e Slave dipenderà la massima frequenza di clock applicabile. Per cui, anche se alcune periferiche possono supportare clock di 50 MHz, il limite reale dipenderà dal collegamento.

Va tenuto anche presente che i segnali sul bus SPI sono a livello logico e bufferati solamente dalle possibilità di driving dei pin corrispondenti. 

Potrà essere utile, per bus con molti componenti, utilizzare buffer esterni o anche linee open drain/open collector con pull-up, cosa facilmente implementabile dato che le linee di SPI sono tutte mono direzionali.
Va prestata però attenzione perchè alcuni componenti hanno pull-down integrati (come il già citato DS1302): in tal caso un pull-up esterno non ha senso.

La mono direzionalità dei segnali SPI consente, dove necessario, lunghe distanze di connessione (molte decine o centinaia di metri) utilizzando ad esempio buffer differenziali, realizzabili con comuni componenti per TIA/EIA-422 (RS-422), TIA/EIA-485 (RS-485), EIA/TIA-644 (LVDS) o circuiti di interfaccia compatibili con lo standard TIA/EIA-899 (M-LVDS). 
La scelta di uno piuttosto che dell' altro standard di interfaccia differenziale dipende dall' applicazione poiché ci sono diversi vantaggi con ciascuno. In generale, le parti standard RS-485 o RS-422 hanno un trasferimento massimo di segnale di 30Mbps, uno swing di tensione più grande rispetto ai componenti LVDS e M-LVDS e possono fornire una più ampia gamma di tensione in modo comune. LVDS o M-LVDS producono meno EMI, consumano meno energia e operano con transfer rate maggiori. LVDS o M-LVDS si trovano più spesso nelle applicazioni in cui la velocità è un fattore critico, mentre RS-485 o RS-422 si trovano in applicazioni dove il rumore e la distanza sono maggiori. Con questi buffer, trasferimenti  si possono raggiungere distanze di molte centinaia di metri tra Master e periferica.

Altrettanto semplice è l' isolamento galvanico con optoisolatori o simili.

In applicazioni critiche è indispensabile aggiungere un sistema di isolamento completo tra unità a microcontroller e periferiche remote: questo evita i potenzialmente dannosi loop di terra, i rischi per l' operatore e i disturbi raccolti dalle linee. Un esempio è rappresentato da un componente specifico di Analog Devices. Si tratta di un integrato della serie ISO-POWER in grado di isolare galvanicamente tutti i segnali del bus SPI, con un ingombro veramente minimo sul circuito stampato.

Altre varianti

Una variante di SPI è costituita dall' interfaccia McBSP (Multichannel Buffered Serial Port ) di Texas Instruments, una comunicazione seriale sincrona analoga a I²S.

Il collegamento Master-Slave  è illustrato nella figura a fianco. L'interfaccia è composta da 6 linee: clock (CLKX), trasmissione dati (DX), trasmissione di sincronizzazione frame (FSX), clock reso (CLKR), dati resi (DR) e sincronizzazione frame resa (FSR).  Le funzioni di McBSP sono simili a SPI.

Entrambe le interfacce forniscono dati seriali (DX, DR) con un clock associato (CLKX, CLKR). 
A differenza della SPI, che utilizza un singolo clock, il McBSP riceve i dati con un clock separato (CLKR) e selezionare la linea (FSR).
Le convenzioni di denominazione per McBSP sono diverse da quelle di SPI, ma si possono raffrontare.
Nella tabella , le corrispondenze tra SPI e McBSP. 

I²S (Integrated Interchip Sound)  è un'interfaccia elettrica seriale standard utilizzata per collegare dispositivi audio digitali. È comunemente usato per effettuare trasporto di dati da CD a il DAC in un lettore CD o tra AD e DA, DSP, ecc. Il bus I²S separa i segnali di clock e dati, con conseguente connessione ajitter molto basso. Questo standard è stato introdotto nel 1986 e ha avuto una ultima revisione nel 1996. Il bus è composto da almeno tre linee, come uno SPI a tre fili .
Una documentazione introduttiva è disponibile qui.

PRO  SPI

• Elevata velocità di comunicazione
• Trasmissione full-duplex
• Protocollo con la massima flessibilità
• Trasferimento non limitato a 8 bit
• Struttura hardware semplice e robusta
• Bus a livello logico e basso consumo
• Nessun arbitraggio o speciali protocolli di indirizzamento e handshake
• Clock prodotto da una sola fonte e che non richiede alcuna precisione
• Gli Slave non necessitano di oscillatore
• I segnali sono unidirezionali e si prestano facilmente ad essere bufferati o isolati

CONTRO SPI

• Richiede più pin che non I²C, anche nella variante "3-Wire"
• Il sistema a chip select richiede un pin per ogni Slave
• SPI è multi Slave, ma non multi-Master
• Mancano handshake sul bus per controllare il flusso dei dati, lo stato delle periferiche e gli errori di trasmissione
• Supporta brevi distanze rispetto a  RS-485, LIN o CAN-bus
• Ne esistono molte variazioni, rendendo a volte difficile il supporto a tali variazioni
  
  

SPI vs. I²C 

Nell' ambito del trasferimento dati su corte distanze, SPI ha come diretto concorrente il bus I²C.

Sia SPI che I²C sono standard di trasferimento dati seriali sincroni. Entrambi sono pensati per comunicazioni su brevi distanze (stesso cs o apparecchiatura), tra master e slave a cui sono fatti accessi intermittenti, come ad esempio EEPROM e RTC.
SPI non è un protocollo strettamente definito e non integra meccanismi di handshake o priorità.
Da questo punto di vista I²C è molto più "protocollo", ovvero definisce meccanismi di handshake e di multi-Master.
Ne risulta che SPI è decisamente più semplice, tanto da poter essere emulato via software, cosa molto più complessa per I²C.

Se entrambi hanno la possibilità di gestire più periferiche, quelle di SPI sono solamente degli Slave e non hanno alcun potere sulla linea del clock, mentre quelle di I²C sono più complesse, essendo sia la linea dati che quella del clock bi-direzionali.
In questo senso SPI è decisamente migliore in fatto di semplicità di gestione e di velocità di trasferimento dati, principalmente in applicazioni "stream", come una comunicazione tra tra microprocessori o microcontroller e periferiche complesse, dato che la trasmissione e la ricezione, usando due linee separate, possono essere contemporanee (full duplex). Ad esempio tra codec e dsp, dove è richiesto un flusso simultaneo di dati bi-direzionali, sono dotati spesso di interfaccia SPI, mentre in I2C la bi-direzionalità della linea dati costringe ad un half-duplex.

Interfacce SPI compatibili possono operare con clock di 10 MHz (ed altre arrivano a 50 MHz), contro i circa 4 di I²C. Questo è ulteriormente a vantaggio del bus SPI.   In questo senso SPI dovrebbe garantire un transfer rate almeno doppio di I²C.

Quando si comunica con più di una periferica, I²C ha, però, il vantaggio di selezionarla con l' invio di un indirizzo sulla linea dati, il che minimizza il numero degli I/O necessari e rende molto più elastica la gestione di un "bus"; per contro, la necessità di inviare l' indirizzo rallenta la comunicazione, anche se il sistema di handshake proprio di I²C consente al Master di rilevare se la periferica chiamata è operativa (cosa non possibile con SPI). In questo senso I²C è più indicato per comunicazioni in sistemi con varie periferiche e in cui il colloquio comporta flussi di dati più lunghi che non semplici blocchi o parole, ma quando questo è sufficiente in un half-duplex.

Inoltre I²C dispone di un protocollo di hanshake per la correzione di errori di trasmissione, anche se SPI può modificare la frequenza di clock adattandola alle condizioni del mezzo di trasmissione e della periferica collegata.

SPI non è limitato a blocchi dati da 8 bit, così che è possibile inviare un messaggio con dimensioni arbitrarie, in sostanza, della grandezza dello shift register. Questo da una grande flessibilità con periferiche usano dati a più di 8 bit I²C codifica blocchi di 8 o 9 bit, il che è meno funzionale per periferiche che scambiano dati di 10, 12, 14 o più bit. Per contro, richiede modifiche agli algoritmi di controllo in sistemi in cui sono presenti Slave con parole di lunghezza diverse. 
Inoltre le periferiche SPI possono utilizzare polarità e fronti del clock differenti, per cui è necessaria una accurata verifica delle caratteristiche dello Slave prima di inserirlo in un progetto.

L'interfaccia SPI, di base, non richiede resistori pull-up, che si traduce in minore consumo di energia. I²C necessita di pull-up, ma è più semplice, avendo un minor numero di linee, il che significa che un minor numero di pin sono impegnati dall' interfaccia. Per contro le linee sono bi-direzionali e diventa più complesso isolarle o bufferarle quando si voglia fare assumere loro lunghezze a cui i semplici segnali a livello logico riceverebbero una degradazione sensibile.

I dispositivi sul bus SPI, comunicando master-slave, in catene daisy chain di slave richiedono solitamente tante linee di chip select quante sono le periferiche. Per contro, i dispositivi di I²C operano con indirizzi. Ne risulta che un sistema SPI con molte periferiche richiederà più risorse hardware, mentre un sistema I²C richiederà una maggiore complessità software, dato che implementa un sistema di handshake.

SPI prevede un solo Master e, per le ragioni sopra elencate, è molto più efficiente di I²C per una situazione Master-Slave, ma lo diventa meno quanto più si aumentano gli Slave, anche se la gestione degli indirizzi penalizza il transfer rate.

Per riassumere:

In sostanza, si potrebbe concludere che SPI sia decisamente migliore:

• nel caso in cui ci si trovi con un solo Master e un numero limitato di Slave (il che, in genere, è la situazione tipica di un sistema a microcontroller)

• quando si vuole la massima velocità di trasmissione

• quando non si dispone di modulo di comunicazione sincrona e si emula la connessione via software

I²C sarà necessario:

• in sistemi multi-Master

• in sistemi con molte unità collegate allo stesso bus

• e, in genere, dove esiste integrato nel microcontroller un modulo di gestione della comunicazione seriale sincrona, dato che una emulazione completa di I²C via software non è semplice.

Va osservato che un tipico modulo di comunicazione seriale sincrona integrato in un microcontroller non è una opzione trascurabile, ma un elemento di grande utilità nella gestione delle comunicazioni sincrone; seppure esse siano emulabili da software, il modulo dedicato consente operazioni più semplici, gestioni sia in polling che in interrupt (indispensabili queste per applicazioni ad alta velocità o con più task attive) oltre alla possibilità di modificare con semplici comandi il modo di funzionamento e ottenere risultati che sarebbero assai difficili da ottenere da una emulazione.
Questa utilità è più evidente per I²C, che presenta maggiori problematiche a causa del protocollo più complesso, ma anche in SPI offre soluzioni che una emulazione sarebbero quanto mai complicate, come il full duplex.

Si deve considerare però, che un modulo può gestire un solo modo di comunicazione per volta, dato che, in generale, fa capo agli stessi pin di I/O e che i due bus non sono compatibili tra di loro. Quindi, dovendo disporre di una comunicazione I²C e SPI contemporaneamente, occorrerà scegliere un microcontroller con due o più moduli integrati. Anche se potrà essere fattibile a volte utilizzare il modulo integrato per I²C ed emulare SPI via software. 

In tutti i casi, la scelta di uno o dell' altro dipenderà in modo significativo dalle periferiche che si devono collegare, anche se attualmente il mercato offre una scelta molto ampia per cui si trovano sia in SPI che in I²C molte funzioni analoghe.