Operazioni in sleep
Quando Timer1 č configurato per il funzionamento asincrono, i registri TMR1 continueranno
ad essere incrementati dal clock del timer.
All' overflow, il bit TMR1IF sarą settato e, se abilitato generare un interrupt,
si otterrą il wakeup del processore.
Il timer attivo aggiunge un consumo di corrente per il suo funzionamento, che
va a sommarsi alla corrente di sleep.
Timer 1 e i reset
TMR1H e TMR1L non vengono azzerati al POR o a un qualsiasi altro reset, se
non con lo special event trigger del CCP attivo.
T1CON viene azzerato al POR o dopo un Brown-out Reset, ma il suo
contenuto non viene influenzato da qualsiasi altro reset.
|